 UVM验证培训班 |
|
班级规模及环境 |
|
为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限3到5人，多余人员安排到下一期进行。 |
|
上课时间和地点 |
| 近开课时间(周末班/连续班/晚班）：UVM验证培训班：3DMAX+VRAY培训开班时间：2024年12月30日......(欢迎您垂询，视教育质量为生命！) |
|
|
学时 |
| |
◆课时： 共3个月（每晚9:00到10:00，不影响正常工作）
☆在线远程直播授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作，新招聘信息，请点击这儿查看！ |
 |
|
| 远程授课 |
为满足学员由于时间、地域的限制而无法参加曙海的培训，曙海网校远程培训应运而生，曙海的远程培训通过专门的远程上课软件，能和授课工程师实时互动，能达到和面授一样的效果。
曙海授课老师会免费提供技术支持，解答学员疑惑。
上课视频，请点击这儿查看！
|
|
实战演练使用的工具 |
本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！
免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！
|
|
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后,培训老师留给学员手机和Email,免费提供半年的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 。专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力得到大家的认同，受到用人单位的广泛赞誉。 |
UVM验证培训班
|
|
第一阶段 |
课程说明：
SystemVerilog验证是针对数字电路验证技术初/中级学员的课程，是数字电路验证工程师必须掌握的一项基本技能。该课程不仅是对SystemVerilog的语法描述，更重要的是对SystemVerilog OOP技术的理论和用法的归纳，总结和升华，通过SystemVerilog验证课程的学习可以快速成为一名合格的IC验证工程师，构建基于SystemVerilog语言的Testbench，熟练掌握验证流程和验证工作规划，进而为掌握IC高级验证技术打下坚实的基础。
课程大纲：
1.SystemVerilog 验证平台的架构
2.SystemVerilog 语义语法
3.SystemVerilog 并发操作机制
4.Object Oriented Programming (OOP) 面向对象的编程
5.SystemVerilog 内部通信机制
6.SystemVerilog Assertion
7.功能覆盖率统计 |
第二阶段 SystemVerilog UVM 验证 |
课程说明：
UVM验证方法学是针对数字电路验证技术高级学员的课程，是数字电路验证工程师需要掌握的一项高级技能。该课程不仅是对UVM验证方法的理论描述，更重要的是对UVM验证方法学的理论和用法的归纳，总结和升华，通过UVM验证方法学课程的学习可以快速成为一名优秀的IC验证工程师。
本课程适合于使用UVM验证方法学进行科研和IC验证的具有高级水平的学生和工程师，也适合于有志于从事IC验证工作，期望进入IC验证领域的相关人员。参加学习的学员需要具有数字电路的基础知识，掌握数字逻辑仿真技术。
课程大纲：
1. UVM 验证平台的架构
2. UVM 消息服务机制
3. UVM 数据建模
4. UVM component factory and configuration
5. TLM communication
6. UVM callback
7. UVM sequence and sequencer
8. Advance on UVM phase
9. Register Abstraction Layer (RAL) |
|
