数字集成电路前端多时钟设计专题班 |
入学要求 |
学员学习本课程应具备下列基础知识:
◆ 电路系统的基本概念。 |
班级规模及环境 |
为了保证培训效果,增加互动环节,我们坚持小班授课,每期报名人数限3到5人,多余人员安排到下一期进行。 |
上课时间和地点 |
上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦
近开课时间(周末班/连续班/晚班):数字集成电路前端多时钟设计专题班:2024年12月30日...... |
学时 |
◆课时: 共5天,30学时
◆外地学员:代理安排食宿(需提前预定)
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
专注高端培训17年,曙海提供的课程得到本行业的广泛认可,学员的能力
得到大家的认同,受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
新优惠 |
◆团体报名优惠措施:两人95折优惠,三人或三人以上9折优惠 。注意:在读学生凭学生证,即使一个人也优惠500元。 |
质量保障 |
1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
2、培训结束后,培训老师留给学员手机和Email,免费提供半年的技术支持,充分保证培训后出效果;
3、培训合格学员可享受免费推荐就业机会。 。专注高端培训13年,曙海提供的证书得到本行业的广泛认可,学员的能力得到大家的认同,受到用人单位的广泛赞誉。 |
数字集成电路前端多时钟设计专题班
|
课程说明
本次课程讲授PLL原理,结构,应用,各功能模块以及顶层具体实现方案。通过本课程培训,学员可以掌握PLL的设计流程,并且能够按照设计指标要求,实现PLL的设计与仿真,掌握PLL中关键模块的设计方法以及提高性能的具体方案。
课程提纲:
1. PLL原理功能以及应用介绍
2. PLL基础
(1) PLL线性模型,PD/Loop Filter/VCO/Frequency Divider等各模块建模分析
(2) 时钟抖动和相位噪声
(3) 环路稳定性/带宽/频响/瞬态响应 性能分析
3. PLL设计
(1)系统级设计
环路带宽,系统稳定性设计
(2)各子模块设计
鉴相器(PFD结构,性能分析,deadzone)
电荷泵(Charge-Pump结构,电流mismatch,漏电,线性分析)
环路滤波器(Loop Filter 无源,有源,二阶,三阶)
压控振荡器(VCO 环振,LC振荡器,改善jitter的方法)
分频器 (单模,双模,高速)
(3)Fractional-N PLL设计
小数分频原理,设计实现,spur的抑制
4. 设计经验以及一些先进结构
设计以及版图,降低jitter注意事项
DLL,自偏置PLL,multi-curve VCO
讲师介绍:
集成电路设计专业博士,从事模拟电路设计工作近8年,对模拟设计方面有着深入研究。
招生对象
l 微电子、电子工程、通信、计算机等相关专业背景、一年左右工作经验的在职工程师;
l 微电子、电子、通信、计算机等相关模拟电路设计有项目经历的在读研究生;
报名要求
l 具备电子电路、通信原理、半导体物理、微电子等基本知识,对CMOS模拟集成电路设计有基本的理解和掌握。
l 有简单或小规模电路设计经验。
培训目标
掌握PLL基本原理与设计参数,能分析和设计PLL集成电路,可独立完成PLL前端设计。
|